Previous Doc

Next Doc First Hit Go to Doc#

Generate Collection

L16: Entry 8 of 8

File: JPAB

Nov 12, 1996

PUB-NO: JP408297988A

DOCUMENT-IDENTIFIER: JP 08297988 A

TITLE: SEMICONDUCTOR NONVOLATILE MEMORY

PUBN-DATE: November 12, 1996

INVENTOR-INFORMATION:

NAME

COUNTRY

ARASE, KENSHIROU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SONY CORP

APPL-NO: JP07104305

APPL-DATE: April 27, 1995

INT-CL (IPC): G11 C $\underline{16/06}$; $\underline{H01}$ \underline{L} $\underline{27/10}$; $\underline{H01}$ \underline{L} $\underline{21/8247}$; $\underline{H01}$ \underline{L} $\underline{29/788}$; $\underline{H01}$ \underline{L} $\underline{29/792}$

ABSTRACT:

PURPOSE: To obtain a memory in which a data can be written or erased at high rate by switching the operation for applying write voltage or erase voltage and the operation for verifying and reading data in a short time.

CONSTITUTION: A selected word line is applied with two types of voltage, i.e., a predetermined write voltage or erase voltage and a verify/read voltage. These voltages are outputted constantly from output circuits 4, 5 during data write interval or erase operation interval. Any one of the two types of applying voltages is outputted from circuits 6, 7 for selecting a word line during data write interval or erase operation interval depending on the operation thereof. With such arrangement, two types of applying voltage for word line can be switched in a short time in the write operation of DINOR type flash memory or the erase operation of NOR type flash memory.

COPYRIGHT: (C) 1996, JPO

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-297988

(43)公開日 平成8年(1996)11月12日


(51) Int.CL ^e	識別記号	庁内整理番号	FΙ			技術表示箇所
G11C 1	6/06		G11C 1	17/00	510	A.
H01L 2	7/10		H01L 2	27/10		
2	1/8247		G11C 1	7/00	5301	3
	9/788 9/792		H01L 2	29/78	371	
			審查請求	未請求	請求項の数11	OL (全 21 頁)
(21)出顧番号	特顯平7-104305		(71)出願人	0000021	85	
				ソニーを	試会社	
(22)出顧日	平成7年(1995)4	平成7年(1995)4月27日		東京都區	圳区北岛川6 了	T目7番35号
			(72)発明者	荒瀬 勛	社朗	
				.東京都品 一株式会		1目7番35号 ソニ
			(74)代理人		佐藤 隆久	

(54) 【発明の名称】 半導体不揮発性記憶装置

(57)【要約】

【目的】短時間に書き込み電圧印加動作または消去電圧 印加動作とベリファイ読み出し動作の切替えが可能な半 導体不揮発性記憶装置を実現する。

【構成】 書き込み電圧印加動作または消去電圧印加動作と当該メモリセルに対するデータの書き込みまたは消去が終了したかどうかを検出するベリファイ読み出し動作を交互に繰り返すことにより書き込みまたは消去動作が行われる半等体不揮発性配憶装置において、選択されたワード線に印加するための所定の印加書き込み電圧または印加消去電圧とベリファイ読み出し電圧の2種類のワード線印加電圧をデータ書き込み動作期間中または消去動作期間中並列出力する回路4,5と、2種類のワード線印加電圧のどちらか一方を、データ書き込み動作期間中または消去動作期間中または消去動作期間中その動作に応じて、選択されたワード線に選択的に切り替えて出力する回路6,7とを設ける。



- 4 -

-

【特許請求の範囲】

【請求項1】 メモリセルに対するデータの書き込み動作または消去動作が、データを書き込むためのまたは消去するための所定の電圧を印加する書き込み電圧印加動作または消去電圧印加動作と当該メモリセルに対するデータの書き込みまたは消去が終了したかどうかを検出するベリファイ読み出し動作を交互に繰り返すことにより行われる半等体不揮発性記憶装置であって、

選択されたワード線に印加するための所定の印加書き込み電圧または印加消去電圧とベリファイ読み出し電圧の 10 2種類のワード線印加電圧を、上記データ書き込み動作期間中または消去動作期間中並列出力する手段と、

上記の2種類のワード線印加電圧のどちらか一方を、上記データ書き込み動作期間中または消去動作期間中その動作に応じて、当該選択されたワード線に選択的に切り替えて出力する手段とを有する半導体不揮発性記憶装置

【請求項2】 ビット線が主ビット線と副ビット線とに 階層化され、主ビット線と副ビット線とが動作に応じて 選択的に接続され、かつ副ビット線に複数のメモリセル が並列に接続された請求項1記載の半導体不揮発性記憶 装置。

【請求項3】 複数のワード線とビット線に対し行列状 に配列されたメモリセルが接続された請求項1記載の半 導体不揮発性記憶装置。

【請求項4】 複数のワード線から構成される各ワード 線ブロックの特定のワード線ブロックを選択するメイン ローデコーダと、

上記メインローデコーダにより選択されたワード線ブロック内のそれぞれのワード線毎に所定の印加書き込み電 30 圧または印加消去電圧とベリファイ読み出し電圧の2種類のワード線印加電圧が同時に並列出力できるサブローデコーダと、

上記サブローデコーダからの上記2種類のワード線印加電圧のどちらか一方を上記データ書き込み動作または消去動作に応じて選択的に切り替えて出力するワード線印加電圧切り替え部と、

上記ワード線印加電圧切り替え部により選択出力された上記の2種類のワード線印加電圧のどちらか一方のワード線印加電圧を上記メインローデコーダにより選択され 40 たワード線ブロック内のそれぞれのワード線に伝達出力するためのワード線出力伝達部とを有する請求項1記載の半導体不揮発性記憶装置。

【請求項5】 上記メインローデコーダは、論理動作電圧レベルで動作する少なくとも1個のローアドレス入力信号をデコードし、それぞれのワード線ブロックに対して当該ワード線ブロックが選択されるべきか否かを制御するデコード信号を出力するデコード回路と、

上記デコード信号のそれぞれに対してその動作電圧レベルを論理動作電圧レベルから所定の電圧値レベルに変換

してそれぞれのワード線ブロックに対してワード線ブロック選択信号を生成する電圧変換回路とを有する請求項 4記載の半導体不揮発性記憶装置。

【請求項6】 上記サブローデコーダは、論理動作電圧 レベルで動作する少なくとも1個のローアドレス入力信 号をデコードし、ワード線ブロック内のそれぞれのワー ド線に対して当該ワード線が選択されるべきか否かを制 御するデコード信号を出力するデコード回路と、

上記デコード信号のそれぞれに対してその動作電圧レベルを論理動作電圧レベルから所定の電圧値レベルに変換してそれぞれにワード線に印加する印加書き込み電圧または印加消去電圧を生成する第1の電圧変換回路と、上記デコード信号のそれぞれに対してその動作電圧レベルを論理動作電圧レベルから所定の電圧値レベルに変換してそれぞれのワード線に印加するベリファイ読み出し電圧を生成する第2の電圧変換回路とを有する請求項4記載の半導体不揮発性記憶装置。

【請求項7】 上記ワード線印加電圧切り替え部は、データ書き込み動作または消去動作に応じて書き込み電圧印加動作または消去電圧印加動作を行うべきかベリファイ読み出し動作を行うべきかを制御する制御信号の動作電圧レベルを、論理動作電圧レベルから所定の電圧値レベルに変換してワード線印加電圧切り替え信号を生成する電圧変換回路と、

ワード線ブロックを構成するそれぞれのワード線毎に対応して設けられた少なくとも2入力を受け1出力を選択するマルチプレクサ回路であって、2入力端子がそれぞれ上記サブローデコーダからの2種類のワード線印加電圧の供給線に接続され、上記ワード線印加電圧切り替え信号を受けてどちらか一方のワード線印加電圧を出力するマルチプレクサ回路とを有する請求項4記載の半導体不揮発性記憶装置。

【請求項8】 上記ワード線出力伝達部は、それぞれのワード線毎に対応して設けられた半導体素子によりなるスイッチであって、一方の端子が当該ワード線が対応すべき上記ワード線印加電圧切り替え部により選択出力されたワード線印加電圧の供給線に接続され、他方の端子がそれぞれメモリアレイ内のワード線に接続され、上記ワード線ブロック選択信号を受けて選択されたワード線ブロックのスイッチのみが接続され他のスイッチが切り離されるスイッチ回路を有する請求項4記載の半導体不揮発性記憶装置。

【請求項9】 上記メインローデコーダからの各ワード 線ブロック選択信号とサブローデコーダからのそれぞれ のワード線毎への印加書き込み電圧または印加消去電圧 およびベリファイ読み出し電圧の2種類のワード線印加 電圧が、データ書き込み動作期間中または消去動作期間 中、それぞれの所定の電圧値に固定されている請求項4 記載の半導体不揮発性記憶装置。

0 【請求項10】上記各ワード線ブロック選択信号および

ワード線印加電圧切り替え信号は、上記サブローデコー ダから出力されるそれぞれの所定の印加書き込み電圧ま たは印加消去電圧およびベリファイ読み出し電圧のいず れに対しても、低電圧側の電圧値が同等あるいはそれ以 下の電圧値であり、高電圧側の電圧値が同等あるいはそ れ以上の電圧値である請求項4記載の半導体不揮発性記

【請求項11】上記低電圧側の電圧値は所定の負電圧で あり、上記高電圧側の電圧値は所定の正電圧である請求 項10記載の半導体不揮発性記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的に書換え可能な メモリ、たとえばフラッシュEEPROMなどの半導体 不揮発性記憶装置に関するものである。

[0002]

【従来の技術】電気的に書換え可能なメモリとして、デ ータの書き込みはFN (Fowler-Nordheim) トンネリン グによりドレイン側よりフローティングゲート中の電子 よりフローティングゲート中へ電子を注入することによ り行うDINOR型フラッシュメモリが知られている。 【0003】以下、DINOR型フラッシュメモリの消 去動作、書き込み動作、ベリファイ読み出し動作、読み 出し動作におけるバイアス条件を、それぞれ図18、図 19、図20、図21に示し、簡単に説明する。

【0004】図18、図19、図20および図21は、 主ビット線2本、副ビット線に連なるワード線8本の2 群から構成されるDINOR型フラッシュメモリをそれ

【0005】図18、図19、図20および図21にお いて、WL1m~WL8m, WL1m+1~WL8m+ 1 はワード線、SLm, SLm+1 は選択ゲート線、M BLn, MBLn+1 は主ビット線、SBLm, n, S BLm+1, n, SBLm, n+1, SBLm+1, n +1 は副ビット線、SRLは共通ソース線、MT1m, $n\sim MT8m$, n, MT1m+1, $n\sim MT8m+1$, $n, MT1m, n+1\sim MT8m, n+1, MT1m+1$, n+1~MT8m+1, n+1 はメモリトランジス 夕、STm, n, STm+1, n, STm, n+1, S 40 Tm+1, n+1 は選択トランジスタをそれぞれ示して いる。

【0006】図18の消去例においては、WL1m~W L8mのワード線ブロックに連なるメモリセルトランジ スタの消去を行う場合である。この場合、選択するワー ド線WL1m~WL8mに20V、すべての選択ゲート 線SLm、SLm+1、およびその他のワード線WL1 m+1~WL8m+1、および共通ソース線SRLにO Vを印加して、すべての主ビット線MBLn, MBLn +1 をフローティング状態にバイアスする。その結果、

選択するワード線ブロックWL1m~WL8mに連なる メモリセルトランジスタのフローティングゲート中に電 子がFNトンネリングにより注入されて、メモリセルト ランジスタのしきい値電圧Vthは5V以上になる。

【0007】図19の書き込み例は、ワード線WL4m に連なるメモリセルトランジスタに、ワード線一括書き 込みを行う場合であり、図中実線で囲んだメモリセルト ランジスタMT4m, nに「1」データを書き込み、図 中点線で囲んだメモリセルトランジスタMT4m、n+ 1 に「0」データを書き込む。この場合、選択ゲート線 SLmに10V、選択するワード線WL4mに-10 V、その他のゲート線SLm+1、およびその他のワー ド線WL1m~WL3m, WL5m~WL8m, WL1 m+1 ~WL8m+1 にOVを印加し、共通ソース線S RLをフローティング状態にバイアスして、「1」デー タを書き込むメモリセルトランジスタMT4m. nが接 続された主ビット線MBLnに6V、「0」データを書 き込むメモリセルトランジスタMT4m, n+1 が接続 された主ビット線MBLn+1 にOVを印加する。その を引き抜くことにより行い、消去もFNトンネリングに 20 結果、メモリセルトランジスタMT4m,nのみ、FN トンネリングによりフローティングゲート中の電子がド レインにより引き抜かれて、メモリセルトランジスタの しきい値電圧Vthは1V~2V程度に遷移する。 【0008】図20のベリファイ読み出し動作は、図1

> 9の書き込み動作の直後に行われ、当該書き込み動作の 結果、「1」データを書き込むべきメモリセルトランジ スタMT4m, nのしきい値電圧Vthがベリファイ読 み出し電圧以下、この場合2V以下に遷移したかどうか を調べる。この場合、選択ゲート線SLmに3.3V、 選択するワード線WL4mに2V、選択する主ビット線 MBLnに1V、その他のゲート線SLm+1、および その他のワード線WL1m~WL3m, WL5m~WL 8m, WL1m+1~WL8m+1、およびその他の主 ビット線MBLn+1、および共通ソース線SRLに0. Vを印加する。その結果、選択されたメモリセルトラン ジスタMT4m、nがオフ状態にある場合、メモリセル トランジスタに対する書き込みが充分でないと判断し、 オン状態にある場合、メモリセルトランジスタに対する 書き込みが完了したと判断する。

【0009】図21の読み出し例は、図中実線で囲んだ メモリセルトランジスタMT4m, nの読み出しをする 場合である。この場合、選択ゲート線SLm、および選 択するワード線WL4mに3.3V、選択する主ビット 線MBLnに1V、その他のゲート線SLm+1、およ びその他のワード線WL1m~WL3m, WL5m~W L8m, WL1m+1~WL8m+1、およびその他の 主ビット線MBLn+1、および共通ソース線SRLに OVを印加する。その結果、選択されたメモリセルトラ ンジスタMT4m, nがオフ状態にある場合、データ

50 「〇」(消去状態)にあり、オン状態にある場合、デー・

タ「1」(書き込み状態)にあると判断する。

【0010】図22は、以上説明したDINOR型フラッシュメモリの消去動作、書き込み動作、ベリファイ読み出し動作、読み出し動作におけるバイアス条件をまとめたものである。

【〇〇11】また、電気的に書換え可能な他のフラッシュメモリとして、データの書き込みはCHE(チャンネルホットエレクトロン)によりドレイン側よりフローティングゲート中に電子を注入することにより行い、消去はFNトンネリングによりフローティングゲートからソースへ電子を引き抜くことにより行うNOR型フラッシュメモリが知られている。

【0012】以下、NOR型フラッシュメモリの消去動作、ベリファイ読み出し動作、書き込み動作、読み出し動作におけるバイアス条件を、それぞれ図23、図24、図25、図26に示し、簡単に説明する。

【0013】図23、図24、図25および図26にお いて、WLm-1、WLm、WLm+1はワード線、B Ln-1、BLn、BLn+1 はビット線、SRLは共 通ソース線、MTm-1, n-1、MTm-1, n、M 20 Tm-1, n+1, MTm, n-1, MTm, n, MTm, n+1, MTm+1, n-1, MTm+1, n, MTm+1, n+1 はメモリセルをそれぞれ示している。 【0014】図23の消去例においては、選択するワー ド線WLmに連なるメモリセルトランジスタMTm,n -1、MTm, n、MTm, n+1 について、ワード線 セクタ消去を行う場合である。この場合、選択するワー ド線WLmに-10V、その他のワード線WLm-1、 WLm+1 にOV、すべてのビット線BLn-1、BL n、BLn+1 をフローティング状態にバイアスして、 共通ソース線SRLに5Vを印加する。その結果、選択 するワード線WLmに連なるメモリセルトランジスタM Tm, n-1, MTm, n, MTm, n+1 O7D-7ィングゲート中の電子がFNトンネリングによりソース 側から引き抜かれて、メモリセルトランジスタのしきい 値電圧Vthは1V~2V程度になる。

【0015】図24のベリファイ読み出し動作は、図23の消去動作の直後に行われ、当該消去動作の結果、消去を行うべきメモリセルトランジスタMTm, n-1、MTm, n、MTm, n+1のしきい値電圧Vthがべ40リファイ読み出し電圧以下、この場合3V以下に遷移したかどうかを調べる。この場合、選択するワード線WLmに3V、すべてのビット線BLn-1、BLn、BLn+1に1Vを印加し、その他のワード線WLm-1、WLm+1および共通ソース線SRLに0Vを印加する。その結果、選択されたメモリセルトランジスタMTm, n-1、MTm, n、MTm, n+1がオフ状態にある場合、メモリセルトランジスタに対する消去が充分でないと判断し、オン状態にある場合、メモリセルトランジスタに対する消去が完了したと判断する。50

【0016】図25の書き込み例は、図中実線で囲んだメモリセルMTm, nにデータ書き込みを行う場合である。この場合、選択するワード線WLmに12V、選択するビット線BLnに7Vを印加し、その他のワード線WLm-1、WLm+1、ビット線BLn-1、BLn+1および共通ソース線SRLに0Vを印加する。その結果、選択されたメモリセルトランジスタMTm, nにのみ、チャンネルホットエレクトロン(CHE)により、フローティングゲート中に電子が注入されて、しきい値電圧Vthは5V以上になる。

6

【0017】図26の読み出し例は、図中実線で囲んだメモリセルトランジスタMTm, nのデータ読み出しをする場合である。この場合、選択するワード線WLmに5V、選択するビット線BLnに1V、その他のワード線WLm-1、WLm+1、およびその他のビット線BLn-1、BL+1、および共通ソース線SRLに0Vを印加する。その結果、選択されたメモリセルトランジスタMTm, nがオフ状態にある場合、メモリセルトランジスタのデータは「1」(書き込み状態)であると判断し、オン状態にある場合、メモリセルトランジスタのデータは「0」(消去状態)にあると判断する。

【0018】図27は、以上説明したNOR型フラッシュメモリの消去動作、ベリファイ読みだし動作、書き込み動作、読み出し動作におけるバイアス条件をまとめたものである。

[0019]

【発明が解決しようとする課題】ところで、上述したD INOR型フラッシュメモリおよびNOR型フラッシュメモリの動作においては、書き込み動作/ベリファイ読み出し動作すたは消去動作/ベリファイ読み出し動作が、交互に繰り返し行われる。したがって、上記動作期間中、選択するワード線に所定の負電圧である印加書き込み電圧または印加消去電圧と、所定の正電圧であるベリファイ読み出し電圧の2種類のワード線印加電圧を交互に繰り返し印加する必要がある。

【0020】たとえば図19、図20に示すDINOR型フラッシュメモリの場合、選択するワード線に、印加書き込み電圧-10Vおよびベリファイ読み出し電圧2Vを交互に繰り返し印加する。また図23、図24に示すNOR型フラッシュメモリの場合、選択するワード線に印加消去電圧-10Vおよびベリファイ読み出し電圧3Vを交互に繰り返し印加する。

【0021】ところが、選択するワード線に所定の負電 圧と所定の正電圧を交互に繰り返し印加することから、 当該ワード線の充放電に非常な長時間を要するという問 題がある。しかも、上述した書き込み動作/ベリファイ 読み出し動作または消去動作/ベリファイ読み出し動作 の繰り返し回数は非常に多数回行われるため、実際の書 き込み時間または消去時間よりも、ワード線の充放電に 50 要する時間が支配的となって、高速の書き込みまたは消 去が非常に困難であった。

【0022】たとえば、図19、図20に示すDINO R型フラッシュメモリの場合、書き込み動作/ベリファ イ読み出し動作の繰り返し回数は約100回程度であ り、ワード線の充電または放電に要する時間は約100 μ秒程度である。したがって、ワード線の充放電に要す る時間は合計20m秒程度になり、実際に書き込みに必 要な時間約1m秒に対して、支配的になる。

【0023】図28および図29は、上述したDINO R型フラッシュメモリの書き込み動作/ベリファイ読み 10 出し動作における、選択するワード線ドライバのそれぞ れのバイアス状態を示す回路図である。図28、図29 のワード線ドライバ回路は、pチャネルMOS (以下、 P型という) トランジスタTP1, nチャネルMOS (以下、N型という) トランジスタTN 1 からなるイン バータ回路である。 すなわち、 図28に示すように、 書 き込み電圧印加動作においては、選択するワード線ドラ イバはプラス側の電圧値がOV、マイナス側の電圧値が -10 Vの電圧範囲で動作し、アドレス信号に対してワ ード線出力は反転出力される。

【0024】これに対して、図29に示すように、ベリ ファイ読み出し動作においては、選択するワード線ドラ イバはプラス側の電圧値が2V、マイナス側の電圧値が O Vの電圧範囲で動作し、アドレス信号に対してワード 線出力は正転出力される。

【0025】図30および図31は、上述した図28、 図29に示すワード線ドライバのバイアス状態で、特に 問題となるN型トランジスタTN1のバイアス状態を示 す図である。図30、図31に示すように、N型トラン ジスタTN1は負電圧で動作するために、NWELL中 30 のPWELLに形成されている。すなわち、図30に示 すように、書き込み電圧印加動作においては、N型トラ ンジスタTN1は、ソース拡散層およびPWELL基板 が-10 Vにバイアスされる。

【0026】これに対して、図31に示すように、ベリ ファイ読み出し動作においては、N型トランジスタTN 1は、ソース拡散層およびPWELL基板がOVにバイ アスされる。

【0027】N型トランジスタTN1のソース拡散層お よびPWELL基板の充放電は、選択されるワード線ド ライバ回路だけでなく、すべてのワード線ドライバ回路 においても行われる。したがって、書き込み電圧印加動 作とベリファイ読み出し電圧印加動作の切り替え、ある いはベリファイ読み出し電圧印加動作と書き込み電圧印 加動作の切り替え時に、印加書き込み電圧を発生する負 電圧昇圧回路に大きな負荷となり、上記動作電圧の切り 替えに長時間を要することになる。

【0028】図32は、上述したDINOR型フラッシ ュメモリの書き込み動作/ベリファイ読み出し動作にお

グチャートを示す図である。 図32において、 øw/v は書き込み電圧印加動作を行うべきか、あるいはベリフ ァイ読み出し電圧印加動作を行うべきかを制御する信号 であり、論理動作電圧レベル3.3V/0Vで動作す る。また、WLは選択するワード線の出力であり、書き 込み電圧印加動作時には-10Vに、ベリファイ読み出 し電圧印加動作時には2Vにバイアスされている。

【0029】図32に示すように、時刻も1, も3で制 御信号 φ W / v がハイレベルからローレベルに変化して 書き込み電圧印加動作からベリファイ読み出し電圧印加 動作に切り替わっても、ワード線出力WLはすぐには変 化できず、時刻t1', t3'で-10Vから2Vに変 化する。同様に、時刻も2, も4で制御信号 φw/vが ローレベルからハイレベルに変化してベリファイ読み出 し電圧印加動作から書き込み電圧印加動作に切り替わっ ても、ワード線出力WLはすぐには変化できず、時刻も 2', t4'で2 Vから-10 Vに変化する。したがっ て、ワード線の充放電に要する時間が、実際に書き込み に必要な時間に対して、支配的になり、高速の書き込み 20 が非常に困難となる。

【0030】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、短時間に書き込み電圧印加動作 または消去電圧印加動作とベリファイ読み出し動作の切 替えが可能であり、ひいては高速に書き込みまたは消去 が行える半導体不揮発性記憶装置を提供することにあ

[0031]

【課題を解決するための手段】上記目的を達成するた め、本発明は、メモリセルに対するデータの書き込み動 作または消去動作が、データを書き込みためのまたは消 去するための所定の電圧を印加する書き込み電圧印加動 作または消去電圧印加動作と当該メモリセルに対するデ ータの書き込みまたは消去が終了したかどうかを検出す るベリファイ読み出し動作を交互に繰り返すことにより 行われる半導体不揮発性記憶装置であって、選択された ワード線に印加するための所定の印加書き込み電圧また は印加消去電圧とベリファイ読み出し電圧の2種類のワ ード線印加電圧を、上記データ書き込み動作期間中また は消去動作期間中並列出力する手段と、上記の2種類の 40 ワード線印加電圧のどちらか一方を、上記データ書き込 み動作期間中または消去動作期間中その動作に応じて、 当該選択されたワード線に選択的に切り替えて出力する 手段とを有する。

【0032】また、上記半導体不揮発性記憶装置は、ビ ット線が主ビット線と副ビット線とに階層化され、主ビ ット線と副ビット線とが動作に応じて選択的に接続さ れ、かつ副ビット線に複数のメモリセルが並列に接続さ れているDINOR型フラッシュメモリである。

【0033】あるいは、上記半導体不揮発性記憶装置 ける、選択するワード線の出力電圧値レベルのタイミン 50 は、複数のワード線とビット線に対し行列状に配列され

たメモリセルが接続されたNOR型フラッシュメモリで ある。

【0034】また、上記半導体不揮発性記憶装置は、複 数のワード線から構成される各ワード線ブロックの特定 のワード線ブロックを選択するメインローデコーダと、 上記メインローデコーダにより選択されたワード線ブロ ック内のそれぞれのワード線毎に所定の印加書き込み電 圧または印加消去電圧とベリファイ読み出し電圧の2種 類のワード線印加電圧が同時に並列出力できるサブロー デコーダと、上記サブローデコーダからの上記2種類の 10 ワード線印加電圧のどちらか一方を上記データ書き込み 動作または消去動作に応じて、選択的に切り替えて出力 するワード線印加電圧切り替え部と、上記ワード線印加 電圧切り替え部により選択出力された上記の2種類のワ ード線印加電圧のどちらか一方のワード線印加電圧を上 記メインローデコーダにより選択されたワード線ブロッ ク内のそれぞれのワード線に伝達出力するためのワード 線出力伝達部とを有する。

【0035】また上記メインローデコーダは、論理動作電圧レベルで動作する少なくとも1個のローアドレス入 20 力信号をデコードし、それぞれのワード線ブロックに対して当該ワード線ブロックが選択されるべきか否かを制御するデコード信号を出力するデコード回路と、上記デコード信号のそれぞれに対してその動作電圧レベルを論理動作電圧レベルから所定の電圧値レベルに変換してそれぞれのワード線ブロックに対してワード線ブロック選択信号を生成する電圧変換回路とを有する。

【0036】また上記サブローデコーダは、論理動作電圧レベルで動作する少なくとも1個のローアドレス入力信号をデコードし、ワード線ブロック内のそれぞれのワ 30ード線に対して当該ワード線が選択されるべきか否かを制御するデコード信号を出力するデコード回路と、上記デコード信号のそれぞれに対してその動作電圧レベルを論理動作電圧レベルから所定の電圧値レベルに変換してそれぞれのワード線に印加する印加書き込み電圧または印加消去電圧を生成する第1の電圧変換回路と、上記デコード信号のそれぞれに対してその動作電圧レベルを論理動作電圧レベルから所定の電圧値レベルに変換してそれぞれのワード線に印加するベリファイ読み出し電圧を生成する第2の電圧変換回路とを有する。 40

【0037】また、上記ワード線印加電圧切り替え部は、データ書き込み動作または消去動作に応じて書き込み電圧印加動作または消去電圧印加動作を行うべきかべりファイ読み出し動作を行うべきかを制御する制御信号の動作電圧レベルを、論理動作電圧レベルから所定の電圧値レベルに変換してワード線印加電圧切り替え信号を生成する電圧変換回路と、ワード線ブロックを構成するそれぞれのワード線毎に対応して設けられた少なくとも2入力を受け1出力を選択するマルチプレクサ回路であって、2入力端子がそれぞれ上記サブローデコーダから

の2種類のワード線印加電圧の供給線に接続されて、上 記ワード線印加電圧切り替え信号を受けてどちらか一方 のワード線印加電圧が出力されるマルチプレクサ回路と を有する。

10

【0038】また、上記ワード線出力伝達部は、それぞれのワード線毎に対応して設けられた半導体素子によりなるスイッチであって、一方の端子が当該ワード線が対応すべき上記ワード線印加電圧切り替え部により選択出力されたワード線印加電圧の供給線に接続され、他方の端子がそれぞれメモリアレイ内のワード線に接続されて、上記ワード線ブロック選択信号を受けて選択されたワード線ブロックのスイッチのみが接続され他のスイッチが切り離されるスイッチ回路を有する。

【0039】また、上記メインローデコーダからの各ワード線ブロック選択信号とサブローデコーダからのそれぞれのワード線毎への印加書き込み電圧または印加消去電圧およびベリファイ読み出し電圧の2種類のワード線印加電圧が、データ書き込み動作期間中または消去動作期間中、それぞれの所定の電圧値に固定されている。

【0040】また、上記各ワード線ブロック選択信号およびワード線印加電圧切り替え信号は、上記サブローデコーダから出力されるそれぞれの所定の印加書き込み電圧または印加消去電圧およびベリファイ読み出し電圧のいずれに対しても、低電圧側の電圧値が同等あるいはそれ以下の電圧値であり、高電圧側の電圧値が同等あるいはそれ以上の電圧値である。また、上記低電圧側の電圧値は所定の負電圧であり、上記高電圧側の電圧値は所定の正電圧である。

[0041]

【作用】本発明の半導体不揮発性記憶装置によれば、選択されたワード線に印加するための所定の印加書き込み電圧または印加消去電圧とベリファイ読み出し電圧の2種類のワード線印加電圧が、データ書き込み動作期間中または消去動作期間中常時並列出力され、かつ上記の2種類のワード線印加電圧のどちらか一方が、上記データ書き込み動作期間中または消去動作期間中その動作に応じて、当該選択するワード線に選択的に切り替えて出力される。これにより、たとえばDINOR型フラッシュメモリの書き込み動作あるいはNOR型フラッシュメモリの消去動作において、短時間に上記の2種類のワード線印加電圧の切替えが可能となる。

【0042】また、上記の動作においては、たとえばメインローデコーダにより複数のワード線から構成される各ワード線ブロックの特定のワード線ブロックが選択される。メインローデコーダにより選択されたワード線ブロック内のそれぞれのワード線毎に所定の印加書き込み電圧または印加消去電圧とベリファイ読み出し電圧の2種類のワード線印加電圧は、サブローデコーダにより同時に並列出力される。そして、ワード線印加電圧切り替え部において、サブローデコーダからの上記の2種類の

-

.

_ .

- -

. .

ワード線印加電圧のどちらか一方が上記データ書き込み 動作または消去動作に応じて選択的に切り替えられて出 力される。ワード線印加電圧切り替え部により選択出力 された上記の2種類のワード線印加電圧のどちらか一方 のワード線印加電圧は、ワード線出力伝達部によってメ インローデコーダにより選択されたワード線ブロック内 のそれぞれのワード線に伝達出力される。

【0043】また、上記メインローデコーダにおいて は、デコード回路により論理動作電圧レベルで動作する 少なくとも1個のローアドレス入力信号がデコードさ れ、それぞれのワード線ブロックに対して当該ワード線 ブロックが選択されるべきか否かを制御するデコード信 号が出力される。そして、電圧変換回路でデコード信号 のそれぞれに対してその動作電圧レベルが論理動作電圧 レベルから所定の電圧値レベルに変換され、それぞれの ワード線ブロックに対してワード線ブロック選択信号が 生成される。

【0044】また、上記サブローデコーダにおいては、 デコード回路により論理動作電圧レベルで動作する少な くとも1個のローアドレス入力信号がデコードされ、ワ 20 消去動作に対応できる。 ード線ブロック内のそれぞれのワード線に対して当該ワ ード線が選択されるべきか否かを制御するデコード信号 が出力される。このデコード信号に基づき第1の電圧変 換回路で、当該デコード信号のそれぞれに対してその動 作電圧レベルが論理動作電圧レベルから所定の電圧値レ ベルに変換され、それぞれのワード線に印加する印加書 き込み電圧または印加消去電圧が生成される。また、第 2の電圧変換回路において、デコード信号のそれぞれに 対してその動作電圧レベルが論理動作電圧レベルから所 定の電圧値レベルに変換され、それぞれのワード線に印 30 加するベリファイ読み出し電圧が生成される。

【0045】また、上記ワード線印加電圧切り替え部に おいては、電圧変換回路によりデータ書き込み動作また は消去動作に応じて書き込み電圧印加動作または消去電 圧印加動作を行うべきかベリファイ読み出し動作を行う べきかを制御する制御信号の動作電圧レベルが、論理動 作電圧レベルから所定の電圧値レベルに変換されて、ワ ード線印加電圧切り替え信号が生成される。そして、マ ルチプレクサ回路において、ワード線印加電圧切り替え 信号が受信され、どちらか一方のワード線印加電圧が出 40 力される。

【0046】また、上記ワード線出力伝達部では、スイ ッチ回路において、ワード線ブロック選択信号を受け て、選択されたワード線ブロックのスイッチのみが接続 され他のスイッチが切り離される。

【0047】また、上記メインローデコーダからの各ワ ード線ブロック選択信号とサブローデコーダからのそれ ぞれのワード線毎への印加書き込み電圧または印加消去 電圧およびベリファイ読み出し電圧の2種類のワード線 期間中常時、それぞれの所定の電圧値に固定される。こ れにより、上記動作期間中、上記ローデコーダ内のたと えばN型トランジスタのPWELL基板の電位を変化さ せる必要がなく、固定することができる。

【0048】また、上記メインローデコーダからの各ワ ード線ブロック選択信号とサブローデコーダから出力さ れるそれぞれの所定の印加書き込み電圧または印加消去 電圧およびベリファイ読み出し電圧のいずれに対して も、低電圧側の電圧値が同等あるいはそれ以下の電圧値 10 であり、高電圧側の電圧値が同等あるいはそれ以上の電 圧値である。したがって、上記ワード線印加電圧切り替 え部内のマルチプレクサ回路およびワード線出力伝達部 内のスイッチ回路は、それぞれの所定の印加書き込み電 圧または印加消去電圧およびベリファイ読み出し電圧の いずれに対しても動作できる。

【0049】また、上記低電圧側の電圧値は所定の負電 圧であり、上記高電圧側の電圧値は所定の正電圧であ る。したがって、上述したDINOR型フラッシュメモ リの書き込み動作あるいはNOR型フラッシュメモリの

[0050]

【実施例】図1および図2は、本発明に係る第1の実施 例であるDINOR型フラッシュメモリの、書き込み電 圧印加動作およびベリファイ読み出し動作のバイアス例 を示す図である。

【0051】図1に示す書き込み電圧印加動作のバイア ス例は、図19に示す従来例と同じであるが、図2に示 すべリファイ読み出し動作のバイアス例が、図20に示 す従来例と異なる。この相違点はは、選択ゲート線SL mに印加する電圧が、書き込み電圧印加動作時の10V のまま変化しないことである。

【0052】図3は、図1および図2に示すような書き 込み電圧印加動作およびベリファイ読み出し動作を実現 するための、本発明の半導体不揮発性記憶装置、特に第 1の実施例であるDINOR型フラッシュメモリの、ロ ーデコーダを中心とする要部のブロック図である。

【0053】図3において、1はDINOR型フラッシ ュメモリのメモリアレイ部、2は読み出し/書き込み回 路、3はカラムデコーダ、4はメインデコーダ、5はサ ブデコーダ、6はワード線印加電圧切り替え部、7はワ ード線出力伝達部をそれぞれ示している。

【0054】メモリアレイ部1は、それぞれ同じ副ビッ ト線に連なるワード線 i 本を1ブロックとする j 群のワ ード線ブロック、主ビット線k本のアレイからなる。な お、図中、□は選択トランジスタを、○はメモリトラン ジスタを表している。

【0055】メインデコーダ4は、デコード部41、選 択ゲート線出力部42、およびワード線ブロック選択信 号出力部43により構成されている。デコード部41

印加電圧が、データ書き込み動作期間中または消去動作 50 は、VCC/GNDレベルで動作するローアドレス入力信

号X1~Xbをデコードし、それぞれのワード線ブロッ ク内対応したデコード信号 x1~x j を発生する。選択 ゲート線出力部42は、デコード信号x1~xjをVS L/GNDレベルに変換して、選択ゲート線出力SL1 ~SLjを発生する。ワード線ブロック選択信号出力部 43は、デコード信号x1~xjを、VPP/VBBレベル に変換して、それぞれのワード線ブロックが選択される べきか否かを制御するワード線ブロック選択信号x1 ' ~x j'を発生する。

【0056】サブローデコーダ5は、デコード部51、 書き込み/消去ワード線印加電圧出力部52、およびへ リファイ読み出しワード線印加電圧出力部53により構 成されている。デコード部51は、VCC/GNDレベル で動作するローアドレス入力信号x1~xaをデコード し、ワード線ブロック内のそれぞれのワード線に対応し たデコード信号x1~xiを発生する。書き込み/消去 ワード線印加電圧出力部52は、デコード信号x1~x iを、VwE/VBBレベルに変換して、書き込み/消去 ワード線印加電圧 (Vw) 1 ~ (Vw) i を発生する。 ベリファイ読み出しワード線印加電圧出力部53は、デ 20 コード信号x1~xiを、Vvr/GNDレベルに変換 して、ベリファイ読み出しワード線印加電圧 (Vv)1 ~(Vv) i を発生する。

【0057】ワード線印加電圧切り替え部6は、ワード 線印加電圧切り替えマルチプレクサ部61、およびワー ド線印加電圧切り替え信号発生部62により構成されて いる。ワード線印加電圧切り替えマルチプレクサ部61 は、サブローデコーダ5から出力される書き込み/消去 ワード線印加電圧 (Vw)1~(Vw)iとベリファイ 読み出しワード線印加電圧(Vv)1~(Vv)iの2 30 出し動作時に3.3Vに設定される。 種類のワード線印加電圧を入力して、動作に応じてどち らか一方をワード線出力V1 ~Viとして出力する。ワ ード線印加電圧切り替え信号発生部62は、ワード線印 加電圧切り替えマルチプレクサ部61の動作において 上記2種類のワード線印加電圧のどちらのワード線印加 電圧を選択するかを制御するためのワード線印加電圧切 り替え信号φw/v'を発生する回路であって、VCC/ GNDレベルで動作する制御信号 φw/vをVPP/VBB レベルに変換して発生する。

【0058】ワード線出力伝達部7は、それぞれのワー ド線WL11~WLjiに対応して設けられたスイッチ 回路SW11~SWjiからなり、メインローデコーダ4 から出力されるワード線ブロック選択信号x1 '~x j'の制御により、ワード線印加電圧切り替え部6によ り出力されるワード線出力V1 ~Viを選択されるワー ド線ブロック内のそれぞれのワード線に伝達する。

【0059】なお、図3のブロック図において、VCC. VPP、VwE, Vvr, VSLが供給される図中〇側で 示す端子はプラス側の電源端子であり、電圧GND, V

14 端子である。また、VCC, GNDは通常の論理動作の電 圧レベルであり、それぞれ3.3 v,0 vである。

【0060】図4は、上述したそれぞれの電源端子の電 圧値レベルが、本発明のDINOR型フラッシュメモリ の消去動作、書き込み電圧印加動作、ベリファイ読み出 し動作、読み出し動作の4種類の動作モードで、それぞ れどのような電圧値に設定されるかを示した表である。 図4の表で特に重要な点は、書き込み電圧印加動作とべ リファイ読み出し動作時の2種類の動作モード時に、各 電源端子の電圧値レベルが同一レベルに設定されてお り、上記2種類の動作モードの繰り返し切り替え時に、 各電源端子の電圧設定を繰り返し設定しなおす必要がな いことである。これは、従来のDINOR型フラッシュ メモリの動作と大きく異なる。

【0061】すなわち、図4に示すように、VCC, GN Dは通常の論理動作の電圧レベルであるため、動作モー ドにかからずそれぞれ3.3V,0Vに設定される。V PPは消去動作時に20V、書き込み電圧印加動作、およ びベリファイ読み出し動作、および読み出し動作時に 3.3Vに設定される。VBBは消去動作時にOV、書き 込み電圧印加動作、およびベリファイ読み出し動作時に -10V、読み出し動作時にOVに設定される。VwE は消去動作時に20V、書き込み電圧印加動作、および ベリファイ読み出し動作時にOV、読み出し動作時に 3.3 Vに設定される。 V v r は消去動作時に3.3 V、書き込み電圧印加動作、およびベリファイ読み出し 動作時に2 V、読み出し動作時に3.3 Vに設定され る。VSLは消去動作時に3.3V、書き込み電圧印加 動作、およびベリファイ読み出し動作時に10V、読み

【0062】図5は、図3のローデコーダを中心とする ブロック構成、および図4の各動作モードにおけるそれ ぞれ電源端子の電圧設定の結果、特に書き込み電圧印加 動作/ベリファイ読み出し動作の繰り返し切り替え時 に、各種の信号および出力がどのような電圧変化をする かを示したタイミングチャートである。

【0063】図4において示すそれぞれの信号および出 力が、図3のブロック図と対応している。また、図中、 t1~t13は時間の進行を表しており、この時間の進 行は大きく次の2種類に分類できる。

【0064】すなわち、時刻 t 1~ t 5までは、時刻 t 1でローアドレス入力信号X1~XaおよびX1~Xb を受けてから、書き込みワード線印加電圧 (Vw) 1~ (Vw)iとベリファイ読み出しワード線印加電圧(V v) 1~(Vv) i の2種類のワード線印加電圧、およ び選択ゲート線出力SL1~SLj、およびワード線ブ ロック選択信号×1 '~xj'をそれぞれの電圧値レベ ルに設定して出力するまでの時間の進行である。

【0065】また、時刻も5~も13までは、書き込み BBが供給される図中●側で示す端子はマイナス側の電源 50 電圧印加動作/ベリファイ読み出し動作の繰り返し切り

【0066】以下、図5のタイミングチャートを、時間 を追って順に説明する。まず、時刻 t 1 でサブローデコ -ダ51がローアドレス入力信号X1 ~Xa、メインロ ーデコーダ4 1がローアドレス入力信号X1 ~Xbをそ れぞれ受ける。

【0067】次に、時刻t2までにローアドレス入力信 号はデコードされて、サブローデコーダ51内で、書き 込みワード線印加電圧 (Vw) $1\sim (Vw)$ i とベリフ ァイ読み出しワード線印加電圧(Vv)1~(Vv)i の2種類のワード線印加電圧、メインローデコーダ41 内で、選択ゲート線出力SL1~SLj、およびワード 線ブロック選択信号x1 '~xj'が出力されるが、こ の時点でこれらの信号および出力はまだ所定の電圧値レ ベルに変換されておらず、論理動作電圧レベルのままで ある。

【0068】次に、時刻t3で電源電圧VBB、Vvr, VSLがそれぞれOV→-9V, 3. 3V→2V, OV →-9Vに設定され、時刻t4で電源電圧VwEが3. 3V→0Vに設定される。その結果、時刻t5までに、 掛き込みワード線印加電圧 (Vw)1~(Vw)iとベ リファイ読み出しワード線印加電圧 (Vv) 1~(V v)iの2種類のワード線印加電圧、および選択ゲート 線出力SL1 ~SLj、およびワード線ブロック選択信 号x1 '~xj'は、所定の電圧値レベルに変換され

【0069】次に、時刻も5からは、書き込み電圧印加 動作/ベリファイ読み出し動作の繰り返し切り替え動作 に入り、時刻も5, も9, も11, も13でワード線印 加電圧切り替え信号φw/vがハイレベルになり、切り 替え信号φw/vは後述する図12の回路により直接所 定の電圧レベルに変換されて、ワード線印加電圧切り替 え信号 φ w / v 'が発生される。それに従ってワード線 出力V1~Vi、WL11~WLjiとして書き込みワー ド線印加電圧 (Vw) 1~ (Vw) i が切り替え出力さ

【0070】また、時刻も6, も8, も10, も12で ワード線印加電圧切り替え信号
øw/vがローレベルに なり、切り替え信号 ow/vは後述する図12の回路に より直接所定の電圧レベルに変換されて、ワード線印加 てワード線出力V1 ~Vi、WL11~WLjiとしてベ リファイ読み出しワード線印加電圧 (Vv) 1~ (V v) iが切り替え出力される。

【0071】次に、図3のブロック図における具体的な 回路例を、選択ゲート線出力部42については図6に、

ワード線ブロック選択信号部43については図7および 図8に、書き込み/消去ワード線印加電圧出力部52に ついては図9に、ベリファイ読み出しワード線印加電圧 出力部53については図10に、ワード線印加電圧切り 替えマルチプレクサ部61については図11に、ワード 線印加電圧切り替え信号発生部62については図12 に、ワード線出力伝達部7については図13に、それぞ れ示し、順に説明する。

16

【0072】図6は、選択ゲート線出力部42について の具体的な回路例を示す図である。選択ゲート線出力部 42は、図3に示すように、選択ゲート線CL-SL1 ~CN-SLjのそれぞれに対応した各セグメントによ り構成されており、図6はm番目のセグメントである。 【0073】図6に示すように、選択ゲート線出力部4 2は、VCC/GNDレベルで動作するアンド回路NAN D1、VSL/GNDレベルで動作するレベルシフト回 路421、およびインバータINV1により構成されて いる。

【0074】ナンド回路NAND1は、消去時(ERA SE)に、デコード部からのデコード信号xmに関係な く、すべてのワード線ブロックの選択ゲート線SLm を、ローレベルに設定するための回路である。

【0075】レベルシフト回路421は、デコード部か らのデコード信号xmを、VSL/GNDレベルに電圧 変換するためのラッチ型回路であり、N型トランジスタ TN2, TN3、およびP型トランジスタTP2, TP 3により構成される。また、図5のタイミングチャート においては、時刻t3で電源電圧VSLを3.3V→1 OVに設定することにより、レベル変換される。

【0076】インバータINV1は、選択ゲート線SL mをドライブするためのドライバ回路として機能し、最 終的にデコード信号×mは論理正転状態で電圧変換され て、選択ゲート線SLmに出力される。

【0077】図7および図8は、ワード線ブロック選択 信号出力部43についての具体的な回路例を示す図であ る。ワード線ブロック選択信号部43は、図3に示すよ うに、ワード線ブロック選択信号CN-x1 ~CN-x jにそれぞれ対応した各セグメントにより構成されてお り、図7はm番目のセグメントである。

【0078】図7に示すように、ワード線ブロック選択 信号出力部43は、P型トランジスタTP4、VPP/V BBレベルで動作するレベルシフト431、およびインバ ータINV2、INV3により構成されている。

【0079】P型トランジスタTP4は、電源電圧VBB が負電圧時または電源電圧VPPが昇圧時に、VCC/GN D系と VPP/VBB系を、完全に分離するためのP型トラ ンジスタであり、図8において後述する制御信号 φrに より、VBBが負電圧時またはVPPが昇圧時に、オフとな

【0080】レベルシフト回路431は、デコード部か

らのデコード信号xmを、VPP/VBBレベルに電圧変換 するためのラッチ型回路であり、N型トランジスタTN 4, TN5、およびP型トランジスタTP5, TP6に より構成されている。

【0081】また、図5のタイミングチャートにおいて は、デコード信号xmをラッチ後、時刻t3で電源電圧 VBBをOV→-10Vに設定することにより、レベル変 換される。

【0082】インバータINV2およびINV3は、ワ ード線ブロック選択信号×m'および/×m'をドライ 10 ブするためのドライバ回路として機能し、最終的に、デ コード信号×mは論理正転状態で電圧変換されてワード 線ブロック選択信号xm'として、また論理反転状態で 電圧変換されてワード線ブロック選択信号/xm'とし て出力される。

【0083】図8は、図7の分離用P型トランジスタT P4を電源電圧VBBが負電圧時または電源電圧VPPが昇 圧時にオフするための制御信号φェを発生する回路であ り、N型トランジスタTN6、および高抵抗素子R1、 およびVPP/GNDレベルで動作するインバータINV 4により構成されている。

【0084】N型トランジスタTN6は、通常はオフ状 態にあり、電源電圧VBBが負電圧時にのみオン状態とな り、インバータINV4の入力ノードをVBBレベルにバ イアスする。高抵抗素子R1は、具体的には~MΩ単位 の抵抗値を有するプルアップ抵抗であり、電源電圧VBB が負電圧時以外、インバータINV4の入力ノードをV CCレベルにバイアスする。

【0085】インバータINV4は、VPP/GNDレベ ルで動作する制御信号ørをドライブするためのドライ 30 は、n番目のセグメントである。 バ回路として機能し、論理しきい値電圧がVPP/2レベ ルに設定される。したがって、通常はGNDレベルとな りP型トランジスタTP4をオンさせるが、電源電圧V BBが負電圧時にまたは電源電圧VPPが昇圧時にのみVPP レベルになりP型トランジスタTP4をオフ状態とす る。

【0086】図9は、書き込み/消去ワード線印加電圧 出力部52についての具体的な回路例を示す図である。 書き込み/消去ワード線印加電圧出力部52は、図3に 示すように、書き込み/消去ワード線印加電圧CN-(Vw)1~CN-(Vw)iのそれぞれに対応した各 セグメントにより構成されており、図9はn番目のセグ メントである。

【0087】図9に示すように、書き込み/消去ワード 線印加電圧出力部52は、VCC/GNDレベルで動作す るナンド回路NAND2、P型トランジスタTP7、V wE/VBBレベルで動作するレベルシフト回路521、 およびインバータINV5により構成されている。

【0088】ナンド回路NAND2は、消去時(ERA SE) に、デコード部からのデコード信号xnに関係な 50 は、図3に示すように、マルチプレクサMPX1~MP

18

く、選択されたワード線ブロック内のすべてのワード線 の消去ワード線印加電圧(Vw)nを、ハイレベルに設 定するための回路である。P型トランジスタTP7は、 電源電圧VBBが負電圧時にまたは電源電圧VPPが昇圧時 に、VCC/GND系とVwE/VBB系を、完全に分離す るためのP型トランジスタであり、図8において説明し た制御信号φrにより、VBBが負電圧時またはVPPが昇 圧時に、オフとなる。

【0089】レベルシフト回路521は、デコード部か らのデコード信号×nを、VwE/VBBレベルに電圧変 換するためのラッチ型回路であり、N型トランジスタT N7、TN8、およびP型トランジスタTP8、TP9 により構成されている。また、図5のタイミングチャー トにおいては、デコード信号xnをラッチ後、時刻t3 で電源電圧VBBをOV→-10Vに設定することによ り、また時刻t4で電源電圧VwEを3.3V→0Vに 設定することによりレベル変換される。

【0090】インバータINV5は、書き込み/消去ワ ード線印加電圧(Vw) nをドライブするためのドライ バ回路として機能し、最終的にデコード信号xnは、消 去時にハイレベルで、書き込み電圧印加動作時に論理反 転状態で電圧変換されて、書き込み/消去ワード線印加 電圧(Vw)nとして出力される。

【0091】図10は、ベリファイ読み出しワード線印 加電圧出力部53についての具体的な回路例を示す図で ある。ベリファイ読み出しワード線印加電圧出力部53 は、図3に示すように、ベリファイ読み出しワード線印 加電圧CN-(Vv)1~CN-(Vv)iのそれぞれ に対応した各セグメントにより構成されており、図10

【0092】図10に示すように、ベリファイ読み出し ワード線印加電圧出力部53は、Vvr/GNDレベル で動作するレベルシフト回路531、およびインバータ INV6により構成されている。

【0093】レベルシフト回路531は、デコード部か らのデコード信号×nを、Vvr/GNDレベルに電圧 変換するためのインバータ型回路であり、N型トランジ スタTN9、およびP型トランジスタTP10により構 成されている。また、図5のタイミングチャートにおい ては、時刻t3で電源電圧Vvrを3.3V→2Vに設 定することにより、レベル変換される。

【0094】インバータINV6は、ベリファイ読み出 しワード線印加電圧 (Vv) nをドライブするためのド ライバ回路として機能し、最終的にデコード信号xn は、論理正転状態で電圧変換されて、ベリファイ読み出 しワード線印加電圧(Vv)nとして出力される。

【0095】図11は、ワード線印加電圧切り替えマル チプレクサ部61についての具体的な回路例を示す図で ある。ワード線印加電圧切り替えマルチプレクサ部61

Xiのそれぞれのワード線印加電圧に対応した各セグメ ントにより構成されており、図11はn番目のセグメン トに対応している。

【0096】図11に示すように、ワード線印加電圧切 り替えマルチプレクサ部61は、スイッチ611、およ びスイッチ612により構成されている。スイッチ61 は、N型トランジスタTN10およびP型トランジスタ TP11により構成されるアナログスイッチ回路であっ て、ワード線印加電圧切り替え信号 øw/v'がハイレ ベルのときにオンとなり、書き込み/消去ワード線印加 10 NV7の出力段を、VPP/VBBレベルに電圧変換するめ 電圧(Vw) nを入力して、ワード線出力Vnとして出 力する。また、図5のタイミングチャートにおいては、 時刻も5, も7, も9, も11, も13で、スイッチ6 11に切り替えられる。

【0097】スイッチ612は、N型トランジスタTN 11およびP型トランジスタTP12により構成される アナログスイッチ回路であって、ワード線印加電圧切り 替え信号ow/v'がローレベルのときにオンとなり、 ベリファイ読み出しワード線印加電圧(Vw)nを入力 して、ワード線出力Vnとして出力する。また、図5の 20 タイミングチャートにおいては、時刻 t 6, t 8, t 1 0, t12で、スイッチ612に切り替えられる。

【0098】図12は、ワード線印加電圧切り替え信号 発生部62についての具体的な回路例を示す図である。 図12において、ワード線印加電圧切り替え信号発生部 62は、VCC/GNDレベルで動作するナンド回路NA ND3, NAND4、VPP/GNDレベルで動作するレ ベルシフト回路621、インバータINV7、VPP/V BBレベルで動作するレベルシフト回路622、およびイ ンバータINV8, INV9により構成されている。

【0099】図12に示すワード線印加電圧切り替え信 号発生部62は、VCC/GNDレベルの制御信号φw/ vを2段階の電圧変換により、VPP/VBBレベルのワー ド線印加電圧切り替え信号φw/v'を発生する電圧変 換回路である。まず、第1段階目の電圧変換によりVCC /GNDレベルからVPP/GNDレベルに、続いて、第 2段階目の電圧変換により VPP/GND レベルから VPP /VBBレベル電圧変換される.

【0100】これら一連の電圧変換は、図5のタイミン グチャートにおいては、時刻も5, も7, も9, も1 1, t13で制御信号 ow/vがローレベルからハイレ ベルに、時刻も6, t8, t10, t12, t14で制 変化するため、各々の時刻で高速に電圧変換する必要が ある。図5のタイミングチャートにおいては、電源電圧 VPP、VBBの設定は、時刻t 4までに完了しているの で、高速に電圧変換することが可能になる。

【O101】ナンド回路NAND3は、消去(ERAS E)時に、制御信号 φw/v に関係なく、ワード線印加 電圧切り替え信号
øw/v'を、ハイレベルに設定する ための回路である。ナンド回路NAND4は、読み出し 動作(READ)時に、制御信号のW/vに関係なく、 ワード線印加電圧切り替え信号のW/v'を、ローレベ ルに設定するための回路である。

20

【0102】レベルシフト回路621は、制御信号øw /vを、VPP/GNDレベルに電圧変換するめのラッチ 型回路であり、N型トランジスタTN12, TN13、 およびP型トランジスタTP13, TP14により構成 されている。レベルシフト回路622は、インバータ I のラッチ型の回路であり、N型トランジスタTN14, TN15、およびP型トランジスタTP15、TP16 により構成される。

【0103】インバータINV7は、レベルシフト回路 621の出力段をドライブするためのドライバ回路とし て機能する。インバータINV8, INV9は、最終的 にワード線印加電圧切り替え信号øw/v'をドライブ するためのドライバ回路として機能し、制御信号のW/ vは論理正転状態で電圧変換され信号 φw/v'とし て、論理反転状態で電圧変換されて信号/φw/v'と して出力される。

【0104】図13は、ワード線出力伝達部7について の具体的な回路例を示す図である。ワード線出力伝達部 7は、図13に示すように、各ワード線SW11~SWij の各々に対応した各セグメントにより構成されており、 図13はm番目のワード線ブロック内のπ番目のワード 線に対応するセグメントである。

【0105】図13に示すように、ワード線出力伝達部 7は、スイッチ701、およびN型トランジスタTN1 7により構成されている。スイッチ701は、N型トラ ンジスタTN16およびP型トランジスタTP17によ り構成されるアナログスイッチ回路であり、ワード線ブ ロック選択信号xm'がハイレベルのときにオンとな り、選択されたワード線ブロック内のそれぞれのワード 線に、ワード線出力Vnをワード線WLmに出力する。 N型トランジスタTN 17は、ワード線ブロック選択信 号xm'がローレベルのときにオンとなり、ワード線ブ ロックが選択されなかった場合、ブロック内のそれぞれ のワード線をOVにバイアスする。

【0106】以上詳細な説明したように、本発明の第1 の実施例であるDINOR型フラッシュメモリにおい て、短時間に書き込み電圧印加動作とベリファイ読み出 し動作の切り替えが可能となり、ひいては高速に書き込 み動作を行うことが可能となる。

【0107】図14および図15は、本発明に係る第2 の実施例であるNOR型フラッシュメモリの、消去電圧 印加動作およびベイファイ読み出し動作のバイアス例を 示す図である。 なお、図14に示す消去電圧印加動作の バイアス例は、図23に示すの従来例におけるワード線 50 セクタ消去の場合と同じである。また、図15に示すべ リファイ読み出し動作のバイアス例は、図24に示す従来例におけるワード線セクタ消去の場合と同じである。

米別におりるワート録でフタ相去の場合と同じである。 【0108】図16は、図14、図15に示すような消去電圧印加動作およびベリファイ読み出し動作を実現するための、本発明の半導体不揮発性記憶装置、特に第2の実施例であるNOR型フラッシュメモリのローデコーダを中心とする要部のブロック図である。図16が、図3に示す第1の実施例であるDINOR型フラッシュメモリのブロック図と異なる点は、選択ゲート線SL1~SLj,および選択トランジスタ、および選択ゲート線 10出力部を必要としないことであり、その他は図3のブロック図の構成と同様である。

【0109】図17は、図16におけるそれぞれの電源 端子の電圧値レベルが、本発明のNOR型フラッシュメモリの消去電圧印加動作、ベリファイ読み出し動作時、書き込み動作、読み出し動作の4種類の動作モードで、それぞれどのような電圧値に設定されるかを示す図である。

【0110】図17に示す表で特に重要な点は、消去電圧印加動作とベリファイ読み出し動作時の2種類の動作 20 モード時に、各電源端子の電圧値レベルが同一レベルに設定されており、上記2種類の動作モードの繰り返し切り替え時に、各電源端子の電圧設定を繰り返し設定し直す必要がないことである。これは、従来のNOR型フラッシュメモリの動作と大きく異なる。

【0111】すなわち、図17に示すように、VCC、GNDは通常の論理動作の電圧レベルであるため、動作モードにかかわらずそれぞれ5V、0Vに設定される。VPは消去電圧印加動作、およびベリファイ読み出し動作時に5V、書き込み動作時に12V、および読み出し動作時に5Vに設定される。VBは消去電圧印加動作、およびベリファイ読み出し動作時に-10V、書き込み動作時および読み出し動作時に0Vに設定される。Vwには消去電圧印加動作およびベリファイ読み出し動作時に5Vに設定される。Vvには消去電圧印加動作、およびベリファイ読み出し動作時に5Vに設定される。Vvには消去電圧印加動作、およびベリファイ読み出し動作時に5Vに設定される。Vvには消去電圧印加動作、およびベリファイ読み出し動作時に5Vに設定される。

【0112】図16のブロック図および図17の各種動作モードにおける電源端子の設定は、書き込み動作と消去動作の区別を除けば、書き込み電圧印加動作または消去電圧印加動作とベリファイ読み出し動作を交互に繰り返し行う場合に、選択するワード線に所定の負電圧と所定の正電圧を交互に切り替え出力する点において、全く同様である。したがって、あらためて繰り返し説明するまでもなく、第1の実施例であるDINOR型フラッシュメモリの場合と同様に、短時間に消去電圧印加動作とベリファイ読み出し動作の切り替えが可能となり、ひいては高速に消去動作を行うことが可能である。

[0113]

22

【発明の効果】以上説明したように、本発明の半導体不 揮発性記憶装置によれば、書き込み電圧印加動作または 消去電圧印加動作とベリファイ読み出し動作の切り替え を短時間で行うことができ、ひいては高速に書き込みまたは消去動作を行うことができる。

【図面の簡単な説明】

【図1】本発明に係る第1の実施例であるDINOR型フラッシュメモリの書き込み電圧印加動作のバイアス例を示す図である。

0 【図2】本発明に係る第1の実施例であるDINOR型 フラッシュメモリのベリファイ読み出し動作のバイアス 例を示す図である。

【図3】第1の実施例であるDINOR型フラッシュメモリのローデコーダを中心とする要部のブロック図である。

【図4】第1の実施例であるDINOR型フラッシュメモリのそれぞれの電源端子の電圧値レベルが、消去動作、書き込み電圧印加動作、ベリファイ読み出し動作、読み出し動作の4種類の動作モードで、それぞれどのような電圧値に設定されるかを示す図である。

【図5】第1の実施例であるDINOR型フラッシュメモリにおいて、書き込み電圧印加動作/ベリファイ読み出し動作の繰り返し切り替え時に、各種の信号および出力がどのような電圧変化をするかを示すタイミングチャートである。

【図6】本発明に係る選択ゲート線出力部についての具体的な回路例を示す図である。

【図7】本発明に係るワード線ブロック選択信号出力部 についての具体的な回路例を示す図である。

0 【図8】本発明に係る制御信号φrを発生する具体的な 回路例を示す図である。

【図9】本発明に係る書き込み/消去ワード線印加電圧 出力部についての具体的な回路例を示す図である。

【図10】本発明に係るベリファイ読み出しワード線印 加電圧出力部についての具体的な回路例を示す図であ る。

【図11】本発明に係るワード線印加電圧切り替えマルチプレクサ部についての具体的な回路例を示す図である。

【図12】本発明に係るワード線印加電圧切り替え信号 発生部についての具体的な回路例を示す図である。

【図13】本発明に係るワード線出力伝達部についての 具体的な回路例を示す図である。

【図14】本発明に係る第2の実施例であるNOR型フラッシュメモリの消去電圧印加動作のバイアス例を示す図である。

【図15】本発明に係る第2の実施例であるNOR型フラッシュメモリのベリファイ読み出し動作のバイアス例を示す図である。

50 【図16】第2の実施例であるNOR型フラッシュメモ

- 4

-:

. . .

•

リのローデコーダを中心とする要部のブロック図であ る.

【図17】第2の実施例であるNOR型フラッシュメモ リのそれぞれの電源端子の電圧値レベルが消去電圧印加 動作、ベリファイ読み出し動作、書き込み動作、読み出 し動作の4種類の動作モードでそれぞれどのような電圧 値に設定されるかを示す図である。

【図18】DINOR型フラッシュメモリの消去動作時 のバイアスを示す図である。

【図19】DINOR型フラッシュメモリの書き込み電 10 圧印加動作時のバイアスを示す図である。

【図20】DINOR型フラッシュメモリのベリファイ 読み出し動作時のバイアスを示す図である。

【図21】DINOR型フラッシュメモリの読み出し動 作時のバイアスを示す図である。

【図22】DINOR型フラッシュメモリの各種動作を まとめた図である。

【図23】NOR型フラッシュメモリのワード線セクタ 消去における消去電圧印加動作時のバイアスを示す図で ある。

【図24】 NOR型フラッシュメモリのベイファイ読み 出し動作時のバイアスを示す図である。

【図25】 NOR型フラッシュメモリの書き込み動作時 のバイアスを示す図である。

【図26】NOR型フラッシュメモリの読み出し動作時 のバイアスを示す図である。

【図27】NOR型フラッシュメモリの各種動作をまと めた図である。

【図28】DINOR型フラッシュメモリの書き込み電 圧印加動作における選択するワード線ドライバのバイア 30 ス状態を示す回路図である。

【図29】DINOR型フラッシュメモリのベリファイ 読み出し動作における選択するワード線ドライバのバイ アス状態を示す回路図である。

【図30】図28のワード線ドライバのバイアス状態で 特に問題となるN型トランジスタTN1のバイアス状態 を示す図である。

【図31】図29のワード線ドライバのバイアス状態で 特に問題となるN型トランジスタTN1のバイアス状態 を示す図である。

【図32】DINOR型フラッシュメモリの書き込み動 作/ベリファイ読み出し動作における選択するワード線 の出力電圧値レベルのタイミングチャートである。 【符号の説明】

2.4

1…メモリアレイ部

2…読み出し/書き込み回路

3…カラムデコーダ

4…メインローデコーダ

41…メインローデコーダ (デコード部)

42…選択ゲート線出力部

43…ワード線ブロック選択信号出力部

5…サブローデコーダ

51…サブローデコーダ (デコード部)

52…書き込み/消去ワード線印加電圧出力

53…ベリファイ読み出しワード線印加電圧出力

6…ワード線印加電圧切り替え部

61…ワード線印加電圧切り替えマルチプレクサ部

62…ワード線印加電圧切り替え信号発生部

X1~Xa…X (サブローデコーダ) 入力

X1~Xb…X (メインローデコーダ) 入力

Y1~Xy…Y (カラム) 入力

WL11~WLji…ワード線

SL1 ~SLj…選択ゲート線

B1~Bk…ビット線

x1~xj…デコード信号 (メインローデコーダ)

x1'~xj'…ワード線ブロック選択信号

x1~xi…デコード信号 (サブローデコーダ)


(Vw)1~(Vw)i…書き込み/消去ワード線印加 電圧

(Vv)1~(Vv)i…ベリファイ読み出しワード線 印加電圧


φw/v'…ワード線印加電圧切り替え信号

V1~Vi…ワード線出力


【図8】




【図30】



【図1】




【図2】




【図4】

	消去	書き込み	ベリファイ 使み出し	謎み出し
vcc	VE.E	3.3V	3.9V	VEE
GND	αν	٥٧	٥٧	σv
VPP	20V	3.3V	3.3V	3.3V
VBB	ov	-10V	-10V	۵V
VwE	20∨	σν	۵۷	3.37
Vvr	3.3V	27	2V	33V
VSL	3.3V	10V	10∨	3.3V

【図5】








.

- .


- - -

. ..

- '





[図12]



【図13】


【図14】






【図15】

【図17】



	消去	ペリファイ 彼み出し	書き込み	読み出し
vcc	- EV	57	. 5V	5∨
GND	σv	٥٧	0V	ov
VPP	5V	57	12V	5V
VSB	-10V	-10V	٥٧	07
VwE	av	٥٧	12V	5∨
Vvr	VE	3V	5V	5V .




-


. aproxit

【図18】

【図19】




【図20】




【図22】

	選択ゲートは SL	ワード枠 WL	ピット線 BL	共通ソース線 SFIL
消去	αv	選択 20V 非選択 0V	フローティング	07
春き込み	選択 10V 非選択 0V	選択 -10V 非選択 0V	選択 6V 非選択 0V	フローティング
ベリファイ 使み出し	34.80 3.3% 非選択 00	選択 2V 非選択 0V	選択 1V 穿選択 0V	οv
譲み出し	選択 3.3\ 非選択 0\	選択 3.3V 非選択 0V	選択 1V 外選択 0V	٥V


【図23】




【図24】




【図25】



【図26】




【図28】




[図27]

	の一 k載	Et. Br	共通ソース様 SRL
消去	選択 -10V 非選択 0V	フローティング	5V
ベリファイ 良み出し	選択 3V 外運択 0V	建択 1V 完建択 6V	0V
書き込み	選択 12V 非選択 DV	· 遂択 7V 非選択 6V	σv
掠み出し	選択 5V 穿選択 0V	選択 1V 非選択 0V	۵V

【図29】







【図32】

